继电保护装置是电网稳定运行的安全卫士。随着现场可编程门阵列（field-programmable gate array, FPGA）技术的发展以及智能电网建设的快速推进，采用专用芯片来研发生产新型的继电保护装置，既是技术发展的必然，也是现实的需求。

继电保护专用芯片以应用需求为导向，裁剪大量通用芯片中继电保护不需要的功能，并将采样、保护、通信等功能集合于一体，降低继电保护应用程序开发难度。另外，研究继电保护专用芯片，可打破国外垄断，对实现国家继电保护装置的完全自主可控具有重要意义。

作者提出一种继电保护专用芯片集成差动保护功能的技术。这种继电保护专用芯片只要配以相应的外围器件，就可以实现整个差动保护流程。基于专用芯片的微机差动保护装置不但可靠性高、维护方便，而且具有自主知识产权。

整体框架

继电保护装置实现差动保护的常规方法是：在通用硬件平台实现本侧电流模数（analog-digital, AD）采样和对侧电流接收；在应用软件平台实现本侧电流快速傅里叶变换（fast Fourier transformation, FFT）计算、对侧电流同步和差动保护算法；应用软件平台的差动保护动作结果再反馈给硬件平台，最终实现差动保护的出口。

如图1所示，作者提出的一种继电保护专用芯片集成差动保护功能的技术，在硬件平台实现全部的差动保护功能，无需依赖应用软件平台。基于FPGA的硬件平台涵盖的差动保护环节包括本侧电流AD采样模块、本侧电流FFT计算模块、对侧电流同步接口模块、差动保护逻辑模块。

图1 专用芯片集成差动保护功能的整体框架

差动电流采集模块

继电保护专用芯片集成差动保护功能的技术中，在进入差动保护逻辑模块之前，首先需要进行差动电流的采集，包括本侧电流AD采样、本侧电流FFT计算和对侧电流同步。

1）本侧电流AD采样模块

如图2所示，作者借助一片FPGA来实现16路外部模拟信号的同步采集和存储。

图2 AD采样模块

AD采集电路由2片数据选择器和1片AD转换器组成。每片数据选择器各接8个通道。控制模块、数字倍频器、随机存储器（random access memory, RAM）在FPGA中实现。控制模块可以控制需要AD转换的通道，实现转换通道数从1到16的任意设置。RAM存放每个通道2个周期的采样数据。

2）本侧电流FFT模块

FFT计算在继电保护装置中通常通过应用软件编程实现，灵活性较大，但数字信号处理器（digital signal processor, DSP）的处理速度略显不足，再加上受程序指令执行顺序的限制，基于DSP的FFT计算难以实现大规模快速运算。

FPGA芯片具备在线可编程能力，因此充分利用FPGA芯片设计的灵活性，基于FPGA芯片实现FFT计算，提高FFT计算的速度和实时性。

FFT流水线结构可以进行连续的数据处理。在处理当前数据窗的N点数据时，可加载下一数据窗的N点数据，同时输出前一数据窗的N点数据。如图3所示，FFT流水线结构由多个基2/4/8的蝶形处理单元串联构成，每个蝶形单元都配置存储单元来存储输入输出和中间处理的数据。

图3 FFT计算模块

基2蝶形单元如图4所示。

图4 第i级基2蝶形单元

3）对侧同步接口模块

两侧电流可靠、准确地同步是差动保护正确动作的关键。利用FPGA实现两侧电流的传输和同步逻辑。考虑到保护装置的冗余性，这里设计双光纤通道，如图5所示。在实际条件只能使用单光纤通道的场合，可以通过调整保护定值来控制通道的使能信号EN。

图5 对侧同步接口模块

FPGA_A通道和FPGA_B通道的工作逻辑如图6所示。一方面，FPGA接收串行通信控制器送过来的保护数据，在并串转换模块前在保护数据后面加上附加数据，且插入一些比特使数据符合编码规则，数据经编码模块形成码流，发送给光收发模块，经光纤发送到对侧保护装置。

图6 FPGA光纤通道工作逻辑图

另一方面，FPGA接收光收发模块送过来的对侧码流。码流一路经解码模块和串并转换模块分解成保护数据和附加数据，发送给串行通信控制器，从而使保护装置获取对侧电流数据。码流另一路发送给数字锁相环模块，提取出系统的接收时钟，从而使保护装置获取对侧电流时标，实现两侧电流数据的同步。

FPGA接收和发送数据采用各自的时钟，分别为接收时钟和发送时钟。接收时钟固定选择接收码流中的提取时钟；发送时钟可选择内部晶振时钟，也可选择接收码流中的提取时钟。

差动保护逻辑模块

差动保护是继电保护中应用较为广泛的保护算法，线路保护、变压器保护、母线保护中都用到了电流差动保护。差动保护模块在这些具体的应用中，除了定值不同，结构几乎相同。差动保护是比幅式保护，可以由比较器和定时器实现。

如图7所示，根据差动保护的动作方程设计差动保护模块。两个动作方程分别用两个比较器实现，两个比较器的输出结果经过与门后控制定时器。当与门的输出信号由低变高时，起动定时器，定时器到达设定时间后，输出指定宽度的触发脉冲，驱动出口继电器动作。当与门的输出信号由高变低时，立即复位定时器。

图7 差动保护模块

基于FPGA技术的差动保护模块，还可应用于零序电流保护、过电压保护等保护原理。差动保护模块可形成IP核（intellectual property core），在功能界限足够清晰，产品形成一定规模后，可以将IP核移植到专用集成电路（application specific integr- ated circuit, ASIC）芯片中，形成更可靠稳定的继电保护专用集成芯片。

本文编自《电气技术》，标题为“继电保护专用芯片集成差动保护技术的研究”，作者为赵青春、陆金凤 等。